ซวยหรือประมาท แต่ที่แน่ๆ เซ็ง

วันเสาร์ที่ผ่านมา มีสอบมิดเทอม  Verilog Lab
โดยส่วนตัวไม่ได้กังวลอะไร เพราะพื้นฐาน Logic ผมก็โอเค(ได้ A เว่ยย)
ตัวภาษา ผมก็คิดว่าเข้าใจคอนเซปต์ค่อนข้างทะลุ เข้าใจว่าอะไรเป็นอะไร
Lab  ที่ผ่านๆมา ก็ทำได้ด้วยตัวเองมาตลอด เรียกได้ว่าไม่มีปัญหาอะไรเลย
ใครถามอะไรตอบได้หมด

มีแต่ Lab ครั้งสุดท้ายประมาทไปหน่อย ออกแบบไว้นานแล้ว
แต่มาโค้ดเอาคืนสุดท้าย ก็เลยเจอปัญหา่ จนทำมันไม่เสร็จ
ปัญหาที่เจอคือ อ่านค่าจาก ram แล้วมันไม่ออกมา
หรือบางครั้ง ข้อมูลที่อ่านได้ ก็เสีย แดงซะงั้น
ไม่เข้าใจว่าเกิดจากอะไร เดาๆว่า gate delay 
ทำให้ดึงข้อมูลไม่ครบ แต่ก็ไม่แน่ใจ
สุดท้ายปล่อยผ่าน

พอถึงวันสอบจริง ก็ชิวครับ เพราะคิดว่าตัวเองทำได้
พอเข้าไปสอบจริง ข้อสอบมีข้อเดียว ทำได้ ก็ได้เต็ม ทำไม่ได้ ก็ได้ 0
นี่แหละวิชานี้ 

ข้อสอบให้อ่านค่า จากแรม 8 bitsX 16  Address (ตอนแรกเข้าใจว่า
Address 16 bits ด้วย หลงไปนิดนึง) อ่านมา ทำ Integer square root
แล้วก็ write ข้อมูลกลับที่เดิม

ผมก็ออกแบบ เสร็จ โค้ดเสร็จ ใน 1 ชม. กะว่า เสร็จแล้วแน่ๆ เหลืออีก ชม.
พอ รันออกมา แดงครับ อ่านข้อมูลแล้วข้อมูลมันไม่ออกมา data เป็น z
ซะงั้น เกิดอะไรขึ้น address ก็ออกแ้ล้ว cs rw ก็ออกหมดแล้ว
ทำไมข้อมูลไม่ออกมา งงมากๆ นั่งแก้อยู่นาน

ถ้าใครเคยเขียน verilog จะรู้ว่า synthesis มันใช้เวลาหลายนาทีอยู่เหมือนกัน
แก้ จนมันได้ แต่ค่าที่คำนวนยังผิดอยู่ ผมก็แก้ไอจุดที่ผิด ลืม reset register
ตัวนึง พอแก้แล้ว ทั้งที่มันไม่ได้เกี่ยวอะไรกับตรงอ่านค่าจาก ram เลย

มันเจ๊งเหมือนเดิมอีกแล้ว ข้อมูลไม่ออก นี่มันอะไรวะ คิดในใจ เวลาก็เหลือไม่มาก
แล้ว นั่งแก้ ทุกวิถีทาง เพิ่ม state ให้มัน อ่าน ram ตั้ง 3 state แน่ะ ก็ยังผิดอยู่
บางครั้งมันก็ออกมา แต่ผลลัพธ์ที่ได้มันผิด เพราะนานครั้งๆมันจะได้นี่แหละ
ทำให้ผม debug ตัว algorithm ไม่ได้ไปด้วย เพราะมันเจ๊งตั้งแต่อ่านค่าเลย

สรุป สอบครั้งนี้ เลยตก ตอนจะหมดเวลา เค้าให้ synthesis ครั้งสุดท้าย
มันกลับออก ผลลัพธ์ เกือบถูกต้องด้วยยยย แต่บังเอิญไปติดบั๊กเล็กๆเรื่องนึง
พี่ ที่ตรวจเห็นใจเลยบอกให้รีบๆ แก้ รีบๆ รัน ก็แก้เสร็จ รันอีกที
มันกลับไปแดงเหมือนเดิมอีกแล้ววววววววว อ่าาาา

เซ็งชีวิตเลยวันนั้น ตลอดทั้งวัน

มาย้อนคิดดูแล้ว ปัญหาอาจจะเหมือนกับ lab ครั้งสุดท้ายที่ผมติดปัญหาอยู่
ก็ได้ เพราะทำเหมือนกันๆ มีแนวคิดเหมือนๆกัน เลยทำอะไรซํกอย่างผิดเหมือนๆกัน

แต่ที่่น่าสังเกตคือ ทั้งแลบสุดท้ายและข้อสอบ ใช้ Testfixture แบบที่ไม่เหมือน
อ.ฐิต ใช้สอน แต่คล้ายๆ  จะเป็นสาเหตุนี้รึเปล่าก็ไม่รู้ ยังไม่มีอารมณ์พิสูจน์

รู้งี้ไม่น่าปล่อยปัญหาไว้เลย ถ้าแก้ปัญหาแลบสุดท้ายได้ อาจจะสอบผ่านไปแล้ว

หลังสอบไปร่วมงานเลี้ยงปีใหม่ของชมรมฟันดาบ เจอพี่ภาคคอม เค้าก็บอกว่า
เค้าก็เป็น แลบทำได้ เพื่อนถามอะไรตอบได้หมด แต่พอมิดเทอมกลับตก
พี่เค้ายังบอกอีกว่า ถ้าเจอแบบผม คือ ปัญหามันคาดเดาไม่ได้ ได้บ้างไม่ได้บ้าง
ให้ทำใหม่เลยดีกว่า แก้ยังไงก็ไม่ได้หรอก

เซ็งครับ

Advertisement